# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平8-204528

(43)公開日 平成8年(1996)8月9日

(51) Int.Cl. 5

識別記号

庁内整理番号

FΙ

技術表示箇所

HO3K 17/687

9184-5K

H03K 17/687

G

### 審査請求 未請求 請求項の数8 FD (全 7 頁)

(21)出廢番号

特惠平7-27308

(22)出顧日

平成7年(1995) 1月23日

(71)出顧人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 小浜 一正

東京都品川区北島川6丁目7番35号ソニー

株式会社内

(74)代理人 弁理士 田辺 恵基

# (54) 【発明の名称】 スイツチ回路及び複合スイツチ回路

### (57)【要約】

【目的】本発明はスイツチ回路において、挿入損失を一 段と低下させる。

【構成】電界効果トランジスタのドレイン端子とグランドとの間、及び又は、電界効果トランジスタのソース端子とグランドとの間に第1の容量及び又は第2の容量を接続し、当該容量値を信号特性に応じて設定する。これにより所望の周波数における挿入損失の低いスイツチ回路を容易に得ることができる。




図1 スイツチ回路の構成

#### 【特許請求の範囲】

【請求項1】ドレインーソース間を信号通路とする電界 効果トランジスタと、

上記電界効果トランジスタのゲート端子に接続された高 インピーダンス素子と、

上記電界効果トランジスタのドレイン端子とグランドと の間に接続された第1の容量及び乂は上記電界効果トラ ンジスタのツース端子とグランドとの間に接続された第 2の容量とを具えることを特徴とするスイツチ回路。

【請求項2】請求項1に記載のスイツチ回路を複数個組 10 み合わせてなることを特徴とする複合スイツチ回路。

【請求項3】大きさの異なる第1及び第2の電圧がそれ ぞれ互い違いに印加される第1及び第2の制御端子を有 し、当該第1及び第2の制御端子に印加された上記第1 及び第2の電圧に基づいてバイアス電圧を生成するバイ アス電圧発生手段と、

ドレインーソース間を信号通路とする電界効果トランジ スタと、

上記電界効果トランジスタのゲート端子と上記第1の制 御端子との間に接続された高インピーダンス素子とを具 20 えることを特徴とするスイツチ回路。

【請求項4】上記バイアス電圧発生手段は、

上記第1の制御端子と出力端子と間に、上記第1の制御 端子から上記出力端子への方向が順方向になるように接 続された第1のダイオードと、

上記第1の制御端子と上記出力端子との間に上記第1の ダイオードに対して並列に接続された第1の抵抗とを有

上記第2の制御端子と上記出力端子と間に、上記第2の 制御端子から上記出力端子への方向が順方向になるよう に接続された第2のダイオードと、

上記第2の制御端子と上記出力端子との間に上記第2の - ダイオードに対して並列に接続された第2の抵抗とを有 することを特徴とする請求項3に記載のスイツチ回路。

【請求項5】上記電界効果トランジスタのドレイン端子 と上記バイアス電圧発生手段の出力端子との間に接続さ れた第2の高インピーダンス素子、及び又は、上記電界 効果トランジスタのソース端子と上記バイアス電圧発生 手段の出力端子との間に接続された第3の高インピーダ ンス素子とを具えることを特徴とする請求項1又は請求 項4に記載のスイツチ回路。

【請求項6】請求項5に記載のスイツチ回路を複数個組 み合わせてなることを特徴とする複合スイツチ回路。

【請求項7】上記電界効果トランジスタはマルチゲート 電界効果トランジスタでなることを特徴とする請求項 1、請求項3、請求項4又は請求項5に記載のスイツチ 回路。

【請求項8】上記電界効果トランジスタは接合型電界効 果トランジスタでなることを特徴とする請求項1、請求 項3、請求項4又は請求項5に記載のスイツチ回路。

【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

産業上の利用分野

従来の技術

発明が解決しようとする課題(図6)

課題を解決するための手段(図1)

作用

実施例(図1~図5)

- (1) 基本構成(図1)
- (2) バイアス回路部(図2)
- (3) マツチング回路部(図3及び図4)
- (4) 他の実施例(図5)

発明の効果

[0002]

【産業上の利用分野】本発明はスイツチ回路及び複合ス イツチ回路に関し、特に髙周波信号の入出力を切り替え るものに適用して好適なものである。

[0003]

【従来の技術】現在、自動車電話や携帯電話等の移動体 通信システムがビジネスとして大きく発展してきてい る。ところで都市部では通信回線の不足が深刻になって きており、各国で様々な移動体通信システムの実用化が 進められている。これらの通信システムではアナログ通 信方式でなくデイジタル通信方式が多くの場合採用され ており、また通信帯域も現在の移動体通信システムより 髙周波側の準マイクロ波帯が使用されている。

【0004】そして準マイクロ波帯の信号を送受するこ れら通信システムでは携帯端末の信号処理部に半導体電 界効果トランジスタ(FET)が多くの場合用いられて いる。特に携帯性が重視される携帯端末の場合、小型 化、低電圧駆動化、および低消費電力化を実現できるG aAsFETを使用したモノリシツク・マイクロウエー ブIC(以下、MMIC(Monolithic Microwave IC) という)の開発が重要視されている。中でも携帯端末内 で髙周波信号を切り替える髙周波スイツチがキーデバイ スの1つとなつてきている。

【0005】ここでFETをスイツチングデバイスとし て用いる場合のと動作を説明する。まずオン状態で用い るときにはゲートにFETのピンチオフ電圧より充分高 いバイアスを印加し、またオフ状態で使用する場合には ゲートにFETのピンチオフ電圧より充分低いバイアス を印加する。この状態でゲートにFETのピンチオフ電 圧より充分高いバイアスを印加することによつてドレイ ンーソース間を低インピーダンスの状態に制御できFE Tをオンすることができる。またこの状態でゲートにF ETのピンチオフ電圧より充分低いバイアスを印加する ことによってドレインーソース間を高インピーダンスの 状態に制御できFETをオフすることができる。

【0006】さて現在市販されているGaAsFETの

50

20

場合、オン状態のときドレイン-ソース間に接続された 抵抗成分と近似でき、またオフ状態のときドレインーソ ース間に接続された容量成分と近似できる。このときF ETの抵抗値及び容量値はそれぞれ、FETの単位ゲー ト幅(Wg)当たり数〔Ω/mm〕及び数百〔fF/mm〕とで きる。例えば抵抗Ronは2 [Ω/mm]、容量Coff は 3 00 (fF/mm) となる。

【0007】上記のようなFETを用いてFETスイツ チを構成する場合、ゲート幅Wgとして1〔mm〕程度のF ETを用いれば、数 [GHz] 以下の信号を扱う場合、オ ン状態での損失を 0.2 [dB] 程度と小さく抑えられるは ずである。

#### [0008]

【発明が解決しようとする課題】ところが上述したよう にFETスイツチを携帯電話端末等に用いる場合、コス トを下げるためにFET又はFETを用いたスイツチI Cをプラスチツクモールドパツケージ等の安価なパツケ ージに実装することが多い。このようなプラスチックモ ールドパツケージは準マイクロ波帯以上の周波数になる と、挿入損失に与える影響が無視できなくなる。

【0009】特に半導体チツプとパツケージの信号ピン を金等のボンデイングワイヤ等で接続する場合、このボ ンデイングワイヤのインダクタンスがスイツチの挿入損 失に大きく影響をおよばす問題があった。この損失は実 際にはインピーダンス不整合による反射損である。例え ばゲート幅Wgが1 [mm] のFET (Ron=2 ( $\Omega$ )) の 入出力端子に、それぞれボンデイングワイヤ等による2 [nH] のインダクタンスを付加した場合、図6において 破線で示すように、損失は例えば2 [GHz] において 0.2 (Ω) から 1.1 (Ω) に増大している。従つてスイ ツチICの低挿入損失化を考えた場合、ボンデイングワ イヤ等のインダクタンスの低減が必要となる。

【0010】しかしモールドパツケージでは、実装条件 の自由度が小さくインダクタンスの低減はそれほど簡単 ではない。また信号端子の半導体チツプとパツケージの 接続にボンデイングワイヤを多数本並列に使用する等す ればインダクタンスをある程度低減することができる が、チツプ面積が増大する等のデメリツトも大きいので 得策とは言い難い。そこで上記のような問題を回避する 策としてボンデイングワイヤのインダクタンスと、信号 経路及びグランド間に存在する寄生容量との共振を用い てワイヤボンデイングによる損失を小さくしようとする 試しみがある。

【0011】しかしながらこの場合、寄生容量及びボン デイングワイヤの寄生インダクタンスは共に副次的なも ので容易にコントロールできるパラメータではない。例 えば寄生容量をICチツプ上に形成されるFETのゲー ト幅でコントロールすることが考えられるが、このよう なコントロールを行うことによりスイツチ回路としての 最適な構成を取ることができるとは限らず、結局、挿入 50

損失やアイソレーション特性の劣化につながりかねな い。このように挿入損失低減のため最適となるようにボ ンデイングワイヤのインダクタンス値と寄生容量値を取 ることは非常に難しいという問題があつた。

【0012】また前にも述べたように、FETをスイツ チ用として用いる場合には、ピンチオフ電圧より充分大 きく、オン抵抗を充分小さくできるオンバイアスと、F ETが完全にオフさせることができるオフバイアスとを ゲート端子に印加しなければならないが、一般にオフバ イアスには負電位が必要となる。これはピンチオフ電圧 VpがO (V)以下に設定される場合が多いためであ る。ところが負電源はDC-DCコンバータ等を必要と するためコスト、サイズ、消費電力の点で好ましくな

【0013】これを回避するには正電源のみによってス イツチ回路が動作すれば良い。実際、FETのドレイン 端子及びソース端子に正のバイアス(V<sub>bias</sub>)を印加 し、かつゲートに0 [V] 以上(一般に0 [V]) の電 位を印加する場合でもドレイン及びソースに対するゲー トの相対的な電位を負にすることができ、この場合には FETをオフ状態(ピンチオフ状態)に制御できる。

【0014】しかしながらこの場合にはバイアス (V bias) 端子が余分に必要となる問題がでてくる。またバ イアス(Vbias)端子から伸びるバイアス線の引き回し は回路の占有面積の増大、さらにはICの半導体チツプ サイズ及びICパツケージサイズの増大につながりかね ない。またバイアス端子の存在はアイソレーション特性 の劣化等の原因となる。

【0015】またこれに加えて、バイアス( $V_{
m bias}$ )を 印加する場合、充分低いオン抵抗を得るためにはバイア ス(Vhias)をゲートのオンバイアスに対してビルトイ ン電圧V<sub>bi</sub>程度低い電位に設定する必要がある。このた めバイアス(Vbias)電位はFETの制御電位(オンバ イアス)に応じて変動させなければならない。しかしな がらこれは正電源制御スイツチIC等を使用するユーザ にとつて面倒である。

【0016】本発明は以上の点を考慮してなされたもの で、従来に比して高周波信号に対する挿入損失の小さい スイツチ回路を提案しようとするものである。また高い アイソレーション特性を実現できる正電源駆動のスイツ チ回路及びこれらを用いた複合スイツチ回路を提案しよ うとするものである。

### [0017]

【課題を解決するための手段】かかる課題を解決するた め本発明のスイツチ回路においては、ドレイン-ソース 間を信号通路とする電界効果トランジスタ (FET1) と、電界効果トランジスタ(FET1)のゲート端子

- (G) に接続された高インピーダンス素子 (R1) と、 電界効果トランジスタ(FET1)のドレイン端子
- (D) とグランドとの間に接続された第1の容量 (C

1)及び又は電界効果トランジスタ(FET1)のソース端子(G)とグランドとの間に接続された第2の容量(C2)とを設ける。

【0018】また本発明のスイツチ回路においては、大きさの異なる第1及び第2の電圧(V<sub>CTL1</sub>及びV<sub>CTL2</sub>)がそれぞれ互い違いに印加される第1及び第2の制御端子と、当該第1及び第2の制御端子に印加された第1及び第2の電圧に基づいてバイアス電圧(V<sub>bias</sub>)を生成するバイアス電圧発生手段(2)と、ドレインーソース間を信号通路とする電界効果トランジスタ(FET1)と、電界効果トランジスタ(FET1)と、電界効果トランジスタ(FET1)を開います。(G)と第1の制御端子(CTL1)との間に接続された高インピーダンス素子(R1)とを設ける。さらに本発明の複合スイツチ回路においては、前述のスイツチ回路を複数個組み合わしてなる。

#### --. **[0019]**

【作用】電界効果トランジスタ(FET1)のドレイン端子(D)とグランドとの間、及び又は電界効果トランジスタ(FET1)のソース端子(S)とグランドとの間に接続された第1の容量(C1)及び又は第2の容量(C2)の容量値を可変することにより信号線路上に存在する寄生インダクタンス(L1及びL2)とのこれら容量によつて得られる整合特性を調整する。これにより所望の周波数での挿入損失を一段と低減することができる。

【0020】第1及び第2の制御端子(CTL1及びCTL2)に印加される2種類の電圧に基づいてバイアス電圧(V<sub>bias</sub>)を生成することにより、正電源を用いる場合にもバイアス専用の端子をなくすことができる。この分、パツケージやチツプを一段と小型化できる。また 30 これに伴いバイアスラインを介した信号のもれもなくし得、アイソレーション特性を向上できる。

#### [0021]

# | Zd (Low ) | (|R4|, |R5| (|Zd (High) | ..... (1)

が成り立つとすると、バイアス回路部 2 の等価回路は図 2 のようになる。従つてダイオードD 1 と抵抗R 5 の接続中点に当たるバイアス端子 $V_{bias}$ には、ダイオードの接合ビルトイン電圧 $V_{bi}$ 分だけV(High)より電圧降下した電位V(High) $-V_{bi}$ が印加される。これは制御端子CTL 2 の電位 $V_{CTL2}$ が他方の制御端子CTL 1 の電位 $V_{CTL1}$ より大きい場合(すなわち $V_{CTL2}$ > $V_{CTL1}$ の場合)にも同様である。

【0026】さて制御端子CTL1及びバイアス端子Vbiasは高インピーダンスの抵抗R1及びR2、R3を介してFET1のゲート端子及びドレイン端子、ソース端子に接続されている。これら制御端子CTL1及びバイアス端子Vbiasに印加される直流電圧VCTL1及びV(High)-Vbiによつてゲート端子及びドレイン端子、ソース端子が直流バイアスされ、信号経路からの高周波信号の漏れが防がれている。結果として、ゲート端子のドレ

\*【実施例】以下図面について、本発明の一実施例を詳述 まる

#### 【0022】(1)基本構成

図1にスイツチ回路1の基本構成を示す。このスイツチ回路1は2つの制御端子CTL1及びCTL2に印加される2種類の電位に基づいてバイアス電圧を発生するバイアス電圧発生部2と、信号線路に対してシヤントの位置に配置された容量C1及びC2によつてなるマツチング回路部3とを有することを特徴とする。ここではまず10 バイアス回路部2について説明し、続いてマツチング回路3について説明する。

### 【0023】(2) バイアス回路部

バイアス回路部2は2つの制御端子CTL1及びCTL2間に接続されたダイオードD1、D2及び抵抗R1、R5によつて構成されている。ここで制御端子CTL1及びCTL2には互い違いに2種類の電位V(High)及びV(Low)(V(High)>V(Low))が印加されるようになされている。例えば制御端子CTL1に3【V】/0【V】が印加されるとき、他方の制御端子CTL2には0【V】/3【V】が印加されるといつた具

TL2には0 [V] /3 [V] が印加されるといった具合である。

【0024】ここでは制御端子CTL1の電位 $V_{CTL1}$ が他方の制御端子CTL2の電位 $V_{CTL2}$ より大きいとして(すなわち $V_{CTL1}$ > $V_{CTL2}$ として)、バイアス回路部2がバイアス電圧を発生する様子を説明する。このときダイオードD1は順方向にバイアスされ、ダイオードD2は逆方向にバイアスされる。その結果、ダイオードD1は抵インピーダンスZd(Low)の状態となり、ダイオードD2は高インピーダンスZd(High)の状態となる。

【0025】ここで次式 【数1】

イン端子(ソース端子)に対する相対電位は $V_{bi}$ ( $V_{CTL1}=V$ (High)の時)、又はV(Low )-V(High)+ $V_{bi}$ ( $V_{CTL1}=V$ (Low )の時)となる。

【0027】一般にFETのドレインーソース間抵抗は、FETのゲート端子に印加されるバイアス電圧がビルトイン電圧程度で飽和傾向となるため、スイツチ用FETとしてのゲート端子に印加するオンバイアス電圧はビルトイン電圧程度に設定するのが適当である。これはたとえゲート端子にビルトイン電圧以上の電圧を印加しようとしてもゲート端子にリーク電流が流れ、ゲート端子に接続した抵抗で電圧降下を起こすためビルトイン電圧以上の電圧はゲートにはかかり難いことによる。

【0028】従つて上記のようにいかなる大きさの制御 電圧でコントロールしたとしても(ただしV(Low)と V(High)の差はビルトイン電圧以上必要である)、オ ン状態にあるゲート端子のドレイン端子(ソース端子) 7

に対する相対電位はスイツチ用FETとして最適電圧のビルトイン電圧  $V_{bi}$  となる。以上のように、バイアス回路部 2 を設けたことにより、外部接続用のバイアス端子を不要とでき、パツケージやチツプの小型化を実現できる。またバイアス線も不要にできるのでバイアス線を介した信号の漏れもなくし得、性能の向上を実現できる。また正電源のみでスイツチ回路 1 を制御できる。さらに制御電圧を変えた場合においても I C中で用いられるFETのオンバイアスは最適値を維持できる。

【0029】(3)マツチング回路部

マツチング回路部3は信号線路に対してシヤントの位置 に配置された容量C1、C2と信号経路上の寄生インダ クタンスL1、L2とによって伝送系とのインピーダン\*

$$Z_{ia} = j \omega L + \frac{(j\omega L + R) / j\omega C}{(1/j\omega C + j\omega L + R)}$$

$$= \frac{\mathbf{j} \omega \left(\mathbf{L} - \omega^2 \ \mathbf{L}^2 \ \mathbf{C} + \mathbf{L} - \mathbf{C} \mathbf{R}^2\right)}{\left(1 - \omega^4 \ \mathbf{L} \ \mathbf{C} + \mathbf{j} \ \omega \ \mathbf{C} \mathbf{R}\right)} + \mathbf{R} \qquad \cdots \cdots (2)$$

となる。従つて整合周波数 f は、次式

※20※【数3】

 $f = 1 / (2 \pi L) ((2 L - CR^2) / C)^{0.5}$ 

となる。この式より例えばLが2 [nH] 、Cが1 [pF] とすると、整合周波数fは3.1 [GHz] となる。

【0031】次にスイツチ回路1における寄生インダクタンスLを1 [nH] としてCの値を変化させた場合の挿入損失の周波数特性のシミユレーシヨン結果を図4に示す。ただしこのシミユレーシヨン結果は、FETとしてゲート幅1 [mm]、ゲート長0.5 [μm] のG a A s 電界接合型FET (JFET) を用いた場合の例である。この図からC=250 [fF]、500 [fF]。のとき、C=0の場合より損失が小さくなつている領域があり、この整合用容量の効果があることが分かる。

【0032】また図4と先の整合周波数の式より、数 [GHz]程度の周波数の場合、整合用容量の大きさは、高々1 [pF]程度で低損失化の効果があることが分かる。ただしボンデイングワイヤ等による寄生インダクタンスは数 [nH] だとする。また1 [pF] 程度の容量値は、通常のGaAsFETプロセスの窒化シリコン絶縁膜を用いたMIM (Metal-Lnsulator-Metal) 容量の場合、100 [μm] 角程度の大きさで実現できるため、半 40 導体チツプ上の占有面積は非常に小さくて済むことになる。また、非常に小さな容量をチツプ上に作り込むことにより、所望の周波数で挿入損失を低減できる。

【0033】(4)他の実施例

なお上述の実施例においては、スイツチ回路1としてバイアス回路部2及びマツチング回路部3の両方を備えるものについて述べたが、本発明はこれに限らず、バイアス回路部2だけを備えるスイツチ回路にもマツチング回路部3だけを備えるスイツチ回路にも適用し得る。

【0034】また上述の実施例においては、FET1の 5

ドレイン端子及びソース端子にそれぞれ高インピーダンス素子を接続する場合について述べたが、本発明はこれに限らず、いずれか一方にだけ高インピーダンス素子を接続する場合にも適用し得る。

【0035】さらに上述の実施例においては、FET1のドレイン端子とグランドとの間及びソース端子とグランドとの間に容量C1及びC2をそれぞれ接続する場合について述べたが、本発明はこれに限らず、いずれか一方にだけ容量を接続する場合にも適用し得る。

【0036】さらに上述の実施例においては、FET1 としてシングルゲートFETを用いる場合について述べ たが、本発明はこれに限らず、デュアルゲートFETの 場合にもマルチゲートFETの場合にも広く適用し得

【0037】さらに上述の実施例においては、FET1 として接合型FETを用いる場合について述べたが、本 発明はこれに限らず、MESFETの場合にも適用し得 る。

【0038】さらに上述の実施例においては、基本的なスイツチ回路1について述べたが、本発明はこれに限らず、これらスイツチ回路1を複数個組み合わせてなる複合型のスイツチ回路にも適用し得る。例えば図5に示すように、信号線路に対してシリーズの位置とシヤントの位置にそれぞれスイツチ回路1が配置される複合型のスイツチ回路にも適用し得る。

[0039]

【発明の効果】上述のように本発明によれば、電界効果トランジスタのドレイン端子とグランドとの間、及び又 は、電界効果トランジスタのソース端子とグランドとの

生容量C"との合成容量を示している。 【0030】この図より、寄生インダクタンスL1及び 10 L2をL2し、合成容量 $C_{total1}$ 及び $C_{total2}$ をC/2 とし、角周波数を $\omega$ 、伝送系の特性インピーダンス、終端をRとすると、入力インピーダンス $Z_{in}$ は、次式 【数2】

\*スを整合し、損失の低減を図つている。図3にスイツチ

がオン状態のときの等価回路を示す。ただし図では髙周

波信号の入出力端子RF1、RF2の部分に存在するボ

ンデイングワイヤ等の寄生インダクタンスをL1及びL

る。また容量Ctotallは容量C1と寄生容量C'との合

成容量を示しており、また容量C<sub>total2</sub>は容量C2と寄

2とし、また簡単のためにFETのオン抵抗は0とす

間に第1の容量及び又は第2の容量を接続し、当該容量値を信号特性に応じて設定することにより所望の周波数における挿入損失の低いスイツチ回路を実現することができる。

【0040】また本発明によれば、電界効果トランジスタを用いたスイツチ回路に2つの制御端子に印加される制御電圧からバイアス電圧を発生するバイアス回路を設けたことにより、正電源を用いる場合にも専用のバイアス端子をなくし得るアイソレーション特性に優れたスイツチ回路を実現することができる。

#### 【図面の簡単な説明】

【図1】本発明によるスイツチ回路の一実施例を示す接続図である。

【図2】 2つの制御端子に異なる電位が印加された状態

におけるバイアス回路部の等価回路を示す接続図であ る。

10

【図3】スイツチ回路がオン状態に制御されている状態 における信号線路の等価回路を示す接続図である。

【図4】マツチング回路部による挿入損失の改善の説明 に供する特性曲線図である。

【図5】複合スイツチ回路の説明に供する接続図である。

【図6】寄生インダクタンスによる挿入損失の説明に供10 する特性曲線図である。

# 【符号の説明】

【図2】

1 ……スイツチ回路、2 ……バイアス回路部、3 ……マツチング回路部。




図1 スイツチ回路の構成




図3 スイッチオン時の信号線等価回路




図2 バイアス電圧発生回路部の等価回路 (VCTL1>VCTL2のとき)




図4 挿入損失特性 (実施例)




図5 複合スイツチ団路の構成




図6 寄生インダクタンスによる挿入損失特性